ADS8519の内部レジスタ、AGND処理等について

[Osugi参加者]

ADS8519の内部レジスタ、AGND処理等について

デバイス型番：ADS8519

毎度お世話になっております。

ADS8519について、技術的な問い合わせがありますので、ご教示のほどお願いいたします。

①内部レジスタの耐久回数について
　A/D変換結果を一時的に格納する内部のレジスタの書き換え耐久回数を教えていただけないでしょうか。
　高頻度でA/Dするアプリケーションを検討、ADS8519自体の耐久性を知りたい。
　内部レジスタが最も耐久性の影響があると考えましたが、
　もし他に耐久性に懸念のある部位がありましたら、その耐久回数も教えていただけますでしょうか。

②AGND1とAGND2について
　データシートでは、AGND1は入力アナログ信号に対しても基準となるGND、
　AGND2は参考回路ではVrefのパスコンに最短で接続されております。
　その他に、回路のアートワーク上気を付けるべき項目はありますでしょうか。

③TAG入力端子について
　内部クロックかつ1個での使用を考えております。
　その場合のTAG端子の処置はどのようにすれば良いでしょうか。
　尚、参考回路では”Low”にしておりますが、明確な指示が記載されておりませんでした。

④アナログ入力段の外部コンデンサについて
　逐次比較型A/Dには、内部サンプリングコンデンサのチャージのため、
　アナログ入力部にコンデンサを設けるのが通常だと考えておりました。
　ただ、ADS8519のデータシートを見る限り、参考回路にもその記載はありません。
　外部コンデンサは不要なのでしょうか。

⑤データ取り出しのシリアル通信について
　DATAは、DATACLKの両エッジでタイミングで確定と記載しております。
　立ち上がり毎ではなく、立ち上がり/立ち下がり毎にデータが順に出力されるという認識でよろしいでしょうか。
　（内部CLKのタイミング図が少し分かりにくいのですが、図を見る限り立ち上がり毎のようなのですが）

以上どうぞ、よろしくお願いいたします。

[QT従業員]

Osugi様

ご投稿いただきありがとうございます。

取り急ぎ③⑤について回答させていただきます。

③TAG入力端子について

データシートFigure 2の左下にTAGがLowに接続されている旨記載がございますので、

Lowで問題ないと考えます。

⑤データ取り出しのシリアル通信について

データシートP6のDATAの欄に”. If EXT/INT is low, data are valid on both the rising and falling edges of DATACLK”と記載がございますので、立ち上がり/下りの両エッジで出力されると考えます。

①②④については確認出来次第回答差し上げます。

以上、何卒よろしくお願い致します。

QT

• この返信は5 年、 9 ヶ月前に  QT さんが編集しました。

[QT従業員]

Osugi様

②④につきまして、以下回答差し上げます。①については、ご確認をお願いいたします。

①内部レジスタの耐久回数について

想定として、どの程度の期間にどの程度の頻度で変換が行われる可能性があるか、ご教示いただけますでしょうか？

その情報をベースにTIに確認させていただければと思います。

②AGND1とAGND2について
データシートP6に記載されている様に、AGND1は内部リファレンスGNDとなるためきれいな(電流が流れない)ノードと接続する必要がございます。

一方AGND2は、データシートFigure32でCAP端子容量のGNDと接続されている事からも、AGND1程はシビアでないものと推測されます。

④アナログ入力段の外部コンデンサについて

ADC入力に接続される容量は、ADC内部のS/H容量を充電する際に電荷の供給を補足ために配置されるものですので、”確実に”必要という訳ではないと考えます。

ただ、入力容量を配置する事でアンプのコスト(≒帯域)を抑えつつ、S/H容量の充電を間に合わせる手法が取られる事は一般的と考えますので、

試作の際には少なくともコンデンサ（と抵抗）のパターンを準備しておいた方がよろしいかと思います。

以上、ご確認の程よろしくお願い致します。

QT

[投稿者]

投稿