クロックこのトピックには7件の返信が含まれ、2人の参加者がいます。5 年、 11 ヶ月前に 
-
投稿
-
LMH1983のPLL3使用に際して
デバイス型番：LMH1983お世話になっております。
タイトルにも記載しておりますが、データシート上に記載されているLMH1983のPLL3の出力を安定して使用する際に設定をする
レジスタの設定に関してご教授願います。現在TiのHP上で確認できるデータシートのレビジョンは英語版がRev.I、参考用の日本語版がRev.Gとなっておりますが、
PLL3に対するレジスタ設定に関してRev.Iでは下記の様に0x13｢5:4｣に”10″bの値を書き込みAlways Align Modeで使用する事で
正常に起動しなかった場合でもPLL3の出力が正常に出力する様になると記載されていた為保険の意味も込めてその様に設定を行った所、10 MHz Hsyncモードで使用した際にPLL3のロックが一定周期で瞬間的に外れる様になりました。
※添付にNO_LOCK端子の信号をレベル変換ICにて2.5Vに変換した後の測定結果を添付いたします。直接端子から出ている波形も同様の結果になっていることは確認していますが、安定して測定できる回路構成になっていない為レベル変換ICを経由した後の波形を添付致します。“8.3.11.1 TOF3 Initialization Set Up
Under some circumstances, it is possible for an LMH1983 to power up in an anomalous state in which the output of PLL3 exhibits a large amount of cycle-to-cycle jitter.
A simple register write after power up will prevent the device from remaining in this state.
Writing to Register 0x13[5:4] = 10’b to force Always Align Mode ensures that the device will not exhibit poor duty cycle performance on CLKout3.”そこで、上記に記載されている設定は不具合が確認された時のみ実効する設定であるのか、私が実施しようとした様に保険の意味でも実施すべき設定であるのかご教授いただきたく存じます。
また参考用の日本語版では同様の対処方法に関して別なレジスタ(0x09)を使用してPLL3の出力を一度ディセーブルにしてから再度イネーブルにする方法が記載されていますが、こちらはRev.Iの内容に修正される前の情報という認識で間違いないでしょうか？
こちらに関しましても合わせてご教授いただきたく存じます。現在確認した内容としては、10MHz HSyncモード以外にも27MHz HSyncモードと代表的なビデオ用同期信号で確認を行いそちらは
設定後でも問題なくロックステータスが安定していることを確認致しました。発生状況に関しては評価ボードが現在手元になく弊社試作基盤2枚でのみの確認にはなりますが、レジスタを設定する事で100％再現しており、該当レジスタを初期値に設定する事で10MHz HSyncモードでもロックステータスが安定する様になることも確認しております。
仕様上10MHz SyncモードおよびPLL3からの148.35MHz出力を使用する必要がある為何卒ご対応の程宜しくお願い致します。
Attachments:
お問い合わせありがとうございます。
はい。お客様のおっしゃる通りでデータシートのRevision Historyにあるように
Rev G->Hになるときに初期化手順について変更になっております。
具体的には、0x09レジスタをいじる手順から0x13レジスタをいじる手順へ変更になっております。ただここで注意があります。
0x13レジスタにてAlign Modeを”always align”に入れるのは、初期化ルーチンで一度だけ入れるとご理解ください。
「Always Align」に設定した場合、フレーム毎にリセットをかけるため、出力クロックのジッタが大きくなるためです。
ですので、2フレーム相当の時間経過後に「Never Align」へ変更をお願いいたします。
具体的には、初期化ルーチンとして下記を行ってください（問題時だけでなく初期化ルーチンで入れてください）。
1.Power Up
2.ソフトウェアリセット
・ADDR 0x05 [7] = 1
3.TOF3のAlignment Mode設定変更
初期値-> Always Align -> 初期値(Never Align)
・ADDR 0x13 [5:4] = 10’b
・Wait 500ms (More than 2 frame period)
・ADDR 0x13 [5:4] = 11’bBest regards,
Kevinさっそくのご対応ありがとうございます。
ご回答いただいた内容にてシーケンスの修正を行おうと思います。
ただ、一点だけ追加でご教授いただきたいのですが2フレーム相当の時間経過後にNever Alignへ変更との
事ですがその間HVFに対してなんらかの同期信号を入力し続ける必要はございますでしょうか？
※GENLOCKモードか完全自走モードであるか等動作モードによって同期信号の有無や追加で設定等が変わる場合はそちらに関してもご教授いただきたいです。おそらく今回ご回答いただいた500msはどの同期系に対しても有効な値になっているのではと思いますが、本来の設定値として
同期信号の有無にかかわらず500ms程度待ってから設定を変更すれば良いのか、同期信号を入力しつつその同期信号に応じた
フレーム時間換算で2フレーム以上待ってから設定を変更する必要があるのかご教授いただきたく存じます。
※2フレームはどこを基準に2フレームとなっているのか知りたいです。以上、お忙しい所とは存じますが宜しくお願い致します。
ご対応の程ありがとうございます。
本件現在メーカに確認を行っておりますが、大変申し訳無いことに時間を要しております。
大変恐縮ですがお時間頂けますようお願いいたします。Best regards,
Kevinお時間いただきありがとうございました。
以下に回答いたします。>ただ、一点だけ追加でご教授いただきたいのですが2フレーム相当の時間経過後に
>Never Alignへ変更との事ですがその間HVFに対してなんらかの同期信号を入力し続ける必要はございますでしょうか？
>※GENLOCKモードか完全自走モードであるか等動作モードによって同期信号の有無や追加で設定等が変わる場合は
> そちらに関してもご教授いただきたいです。
（回答）
HVFの入力クロックは不要です。
これを実施する理由は内部のPLL3 State MachineをRESETするところにあるためです。
本来、電源起動時にRESETされるべき内容ですが、
これがうまくRESETされないケースがあり、その対策として本ステップを必要とします。
起動時に正常にRESETがされないと、PLL3のクロック出力のDUTYが崩れ、波形が乱れてしまいます。>おそらく今回ご回答いただいた500msはどの同期系に対しても有効な値になっているのではと思いますが、
>本来の設定値として同期信号の有無にかかわらず500ms程度待ってから設定を変更すれば良いのか、
>同期信号を入力しつつその同期信号に応じたフレーム時間換算で2フレーム以上待ってから設定を変更する必要があるのか
>ご教授いただきたく存じます。
>※2フレームはどこを基準に2フレームとなっているのか知りたいです。
（回答）
入力クロックは不要で、500ms待って設定変更でOKです。Best regards,
Kevin大変申し訳ございません。
先程の回答ですが訂正が入る可能性がございます。
先程の回答は保留とさせてください。
再度回答をいたします。混乱させてしまい大変申し訳ございませんがもう少しお待ちいただけますようお願いいたします。
Best regards,
Kevin本件お時間を頂いており申し訳ございません。
USと再協議が終わりまして改めて回答いたします。
結果は、前回保留させていただいた内容と方向は変わりません。>ただ、一点だけ追加でご教授いただきたいのですが2フレーム相当の時間経過後に
>Never Alignへ変更との事ですがその間HVFに対してなんらかの同期信号を入力し続ける必要はございますでしょうか？
>※GENLOCKモードか完全自走モードであるか等動作モードによって同期信号の有無や追加で設定等が変わる場合は
> そちらに関してもご教授いただきたいです。
（回答）
HVFの入力クロックは不要です(入れていても構いません)。
これを実施する理由は内部のPLL3 State MachineをRESETするところにあるためです。
本来、電源起動時にRESETされるべき内容ですが、
これがうまくRESETされないケースがあり、その対策として本ステップを必要とします。
起動時に正常にRESETがされないと、PLL3のクロック出力のDUTYが崩れ、波形が乱れてしまいます。>おそらく今回ご回答いただいた500msはどの同期系に対しても有効な値になっているのではと思いますが、
>本来の設定値として同期信号の有無にかかわらず500ms程度待ってから設定を変更すれば良いのか、
>同期信号を入力しつつその同期信号に応じたフレーム時間換算で2フレーム以上待ってから設定を変更する必要があるのか
>ご教授いただきたく存じます。
>※2フレームはどこを基準に2フレームとなっているのか知りたいです。
（回答）
入力クロックは気にせず、500ms待っての設定変更で十分です。
上記ご質問でFree-Run/Genlock modeの内容がございましたが
確かに入力される（REF）クロックによって2フレームが分かりづらいかと思います。
500msを待てば、どのようなREFでも十分に対応できると思い500msなのですが
ToFパルスを待ってNever Align modeへ変更する作戦もございます。
ご検討ください。Best regards,
Kevinご対応いただきありがとうございました。
今回ご回答いただいた内容も含めて初期化シーケンスの実施内容を検討したいと思います。
