CDCVF2505の伝搬遅延時間について

[KWN001参加者]

CDCVF2505の伝搬遅延時間について

デバイス型番：CDCVF2505PWR

CDCVF2505の伝搬遅延時間について

添付資料の条件で
Yn=3pFの場合、CLKOUT端子の容量で
-1400psまで遅延時間を設計できると思うのですが
CLKOUT端子の容量を増やすことで2ns以上の
遅延時間を設計できるのでしょうか

また、ICによる設定できる最大遅延時間などがあるのでしょうか

以上、よろしくお願い致します。

Attachments:

1. 

   acac61d3578669572b55714900e24ebb.jpg
   

[4ug従業員]

KWN001様

いつもお世話になっております。
ご投稿ありがとうございます。

お問い合わせ頂いた内容でございますが、
CLK=100MHzで2nsecの遅延時間はtr/tfの定格違反となりますので
ご使用できません。
周波数が低い場合にCLKOUTではなくYnの容量を大きくすることで遅延時間を長くすることは可能となります。
またはCLKINにコンデンサ負荷をつけることで遅延時間を長くすることは可能かと思いますが、
Jitterが大きくなることが予想されます。
ご使用されるCLK周波数とご評価でご確認を行いご調整頂ければと思います。

以上、よろしくお願い致します。

4ug

[KWN001参加者]

Yn=3pF、CLK=60MHzの場合に
CLKOUT端子のコンデンサで-2ns以上の遅延を保証できるのでしょうか

以上、よろしくお願い致します。

[4ug従業員]

KWN001様

いつもお世話になっております。
ご投稿ありがとうございます。下記回答となりますのでご確認下さい。

・技術ラボよりCDCVF2505の伝搬遅延時間についての質問
(回答)
CLKOUTにコンデンサ負荷をつける方法は、2nsecの遅延をつけるための
対策案としてご案内させて頂きました。
そのためにその方法に対してデバイスの値を保証する事はできません。
ご理解の程よろしくお願い致します。
ご評価の上でご確認頂くことお勧め致します。ご了承下さい。

以上、よろしくお願い致します。

4ug

[投稿者]

投稿