ホーム フォーラム Texas Instruments スイッチ、ロジック 入力がオープン[不定]時の動作について

このトピックには2件の返信が含まれ、2人の参加者がいます。5 年、 5 ヶ月前 ottey さんが最後の更新を行いました。

3件の投稿を表示中 - 1 - 3件目 (全3件中)
  • 投稿者
    投稿
  • #6060 返信
    Osugi
    Osugi
    参加者

    入力がオープン[不定]時の動作について

    デバイス型番:SN74HC32、SN74HC08A

    毎度お世話になります。

    ロジックについて問合せがあります。

    お手数をおかけいたしますが、ご教示のほどお願いいたします。

    【質問内容】

      入力A,Bがオープン(不定)の場合、どの様な動作になりますでしょうか。
      [CMOSロジックの入力インピーダンスが高いので、オープンのままで使用すると
       出力が不安定&貫通電流が流れ誤動作の原因になるかと思いますが。。。]

      できれば内部回路も知りたく。

    以上お手数をおかけいたしますが、宜しくお願い致します。

    #6061 返信
    Osugi
    Osugi
    参加者

    度々すみません、
    データシートに注意書きが確認できました。

    All unused inputs of the device must be held at VCC or GND to ensure proper device operation.
    Refer to Implications of Slow or Floating CMOS Inputs application report.

    データシートP.12 11 Layout
    11.1 Layout Guidelines で以下の通り記述がありました。

    When using multiple bit logic devices, inputs must not float. In many cases, functions or parts of functions of digital logic devices are unused.
    Some examples are when only two inputs of a triple-input AND gate are used, or when only 3 of the 4-buffer gates are used.
    Such input pins must not be left unconnected because the undefined voltages at the outside connections result in undefined operational states.
    Specified in Absolute Maximum Ratings are rules that must be observed under all circumstances.
    All unused inputs of digital logic devices must be connected to a high or low bias to prevent them from floating.
    The logic level that must be applied to any particular unused input depends on the function of the device. Generally they are tied to GND or VCC, whichever makes more sense or is more convenient. It is acceptable to float outputs unless the part is a transceiver.
    If the transceiver has an output enable pin, it disables the outputs section of the part when asserted. This does not disable the input section of the I/Os so they also cannot float when disabled.

    E2Eにもいくつか投稿を確認できました。

    ◆[FAQ] How do I terminate any unused channels of a logic device?

    http://e2e.ti.com/support/logic/f/151/t/741195?tisearch=e2e-sitesearch&keymatch=The%20inputs%20of%20a%20CMOS%20device%20are%20high-impedance

    ◆[FAQ] How does a slow or floating input affect a CMOS device?
    http://e2e.ti.com/support/logic/f/151/t/737694?tisearch=e2e-sitesearch&keymatch=The%20inputs%20of%20a%20CMOS%20device%20are%20high-impedance

    以上宜しくお願い致します。

    #6067 返信

    ottey
    従業員

    Osugi様

    ご投稿ありがとうございます。

    ご認識の通り入力端子をオープンにした場合、外部からの影響で入力端子が中間電位になり、デバイス内で貫通電流が流れ、誤動作や消費電力の増加の原因となります。

    ですので、データシートの記載やE2Eの投稿で記されている通り、入力端子はGNDかVCCにつないでいただければと思います。

    以上、よろしくお願い致します。

3件の投稿を表示中 - 1 - 3件目 (全3件中)