ホーム › フォーラム › Texas Instruments › スイッチ、ロジック › TL7702Aのリセットタイムディレイの遅延時間ばらつき このトピックには2件の返信が含まれ、2人の参加者がいます。5 年、 6 ヶ月前に UMA さんが最後の更新を行いました。 3件の投稿を表示中 - 1 - 3件目 (全3件中) 投稿者 投稿 2019年5月23日 6:03 PM #6341 返信 UMA参加者 TL7702Aのリセットタイムディレイの遅延時間ばらつき デバイス型番:TL7702A ルネサス製のリセットIC:RNA51957Bから、TI社のTL7702Aへの代替を検討しておりますが、 不明な点がありましたので、質問させていただきます。 TL7702Aの遅延時間の計算は、データシートに記載がある通り、 CT(F) = td(s) / (1.3*10^4) となるかと思いますが、 これのIC単体でのバラつきはどの程度でしょうか? 以上、お手数ですが、宜しくお願いいたします。 2019年5月27日 2:49 PM #6350 返信 Polnaref従業員 UMA様 御投稿頂きましてありがとうございます。 個体間のバラツキにおける理論上の最小~最大値は、設定時間の-50%~+100%程度となる見込みで御座います。 TL7702Aは1983年にリリースされた古いデバイスの為、個体間の特性バラツキは大きくなることが予想されます。 バラツキの主要因は製造工程上で発生するデバイス内抵抗値の誤差です。 詳しくは下記URLの資料の「2.Circuit Description」を御参照下さい。 http://www.tij.co.jp/jp/lit/an/slvae04/slvae04.pdf 以上、今後とも宜しくお願い申し上げます。 Polnaref 2019年5月28日 2:03 PM #6358 返信 UMA参加者 ご回答ありがとうございました。 -50%~+100%という事で承知いたしました。 バラつきが許容できない場合は、 他のTI製品での検討も進めたいと思います。 今後とも宜しくお願いいたします。 投稿者 投稿 3件の投稿を表示中 - 1 - 3件目 (全3件中)