ホーム フォーラム Texas Instruments クロック LMK04803の仕様確認

このトピックには3件の返信が含まれ、2人の参加者がいます。4 年、 10 ヶ月前 astro383 さんが最後の更新を行いました。

5件の投稿を表示中 - 1 - 5件目 (全5件中)
  • 投稿者
    投稿
  • #7432 返信

    astro383
    参加者

    LMK04803の仕様確認

    デバイス型番:LMK04803

    お世話になります。本部品の仕様に関しまして ご教示ください。
    出力端子 CLKout0 ~11 を「OUT0 =75MHz(LVCMOS)、OUT1,3,5,7,11 =PowerDown、OUT2,4,6,8,9 =27MHz(LVDS)、OUT10 =27MHz(LVDS, 0-delayのFeedback用)」として使う予定でおりますが、特性面の都合などで 位置を変更した方が良いなどありますでしょうか。例えば 75MHz(LVCMOS) はこの端子、Feedbackはこの端子 とした方が、他端子への影響が出にくい という様な事はありますでしょうか。

    #7471 返信

    Kawai
    従業員

    お世話になります。

    お問い合わせの件ですが、出力ポートはご自由にご選択頂けます。

    注意点としまして、2点コメントさせて頂きます。


    LVCMOS出力ををご使用になる場合、
    コンプリメンタリLVCMOS出力、LVCMOS(Norm/Inv) または LVCMOS(Inv/Norm)を
    選択頂くことで、スイッチングノイズやクロストークの影響を低減することが可能です。
    未使用側の出力はOPEN処理頂けます。

    データシート(SNAS489K) P.125 10.1.1.1 項をご参考ください。


    0-Delayでご使用になる場合、
    必ず、最も低い周波数を位相比較器へFeedback頂く必要がございます。

    データシート(SNAS489K) P.42 ”8.3.10 0-Delay Mode” の項をご参考ください。

     

    Kawai

    • この返信は4 年、 10 ヶ月前に  Kawai さんが編集しました。
    #7473 返信

    astro383
    参加者

    ご回答有難うございます。頂きました情報にて疑問が解消されました。データシート P42 の内容に関してましても承知いたしました。

    #7476 返信

    Kawai
    従業員

    尚、補足ですが、お考えのように出力ポートを分散頂いた方がジッタ特性は良くなると考えます。

    また、電源設計に関してはデータシートに記載のようにフェライトビーズで分離されることを推奨します。

    Figure 40に一例がございますが、CLKOUTxの電源は同じ周波数である限りグループ化が可能です。

    こちらに関しても、10.1.1.1項をご参考ください。

    よろしくお願い致します。

     

    Kawai

    #7478 返信

    astro383
    参加者

    補足説明いただき有難うございます。こちらの内容にも注意して設計を進め 適宜 ご確認とさせていただけますと幸いです。

5件の投稿を表示中 - 1 - 5件目 (全5件中)