RST端子のオーバーシュート

[takaharu参加者]

RST端子のオーバーシュート

デバイス型番：MSP430F5242IRGZ

添付①、②は同一トポロジでCPUに入力していますが、①ではオーバーシュートが見られます。
解決のためダンピング抵抗を検討していますが、それ以外に策が無いか確認させてください。

・RSTDVCC/SBTDIO端子はCPUリセットとして使用しますが、
　[Pullup or pulldown resistor]にて何かしらレベル設定が必要でしょうか。

　P1.4/TA1.0は内部レジスタにてHに吊っています。
　RST端子は内部pullup,pulldown設定はしていません。
　①、②の配線トポロジは同等で、同じHCシリーズのﾄﾞﾗｲﾊﾞICですので
　差分要因としては内部pullup,pulldownくらいしか思いつきません。
　その他ありましたら、ご教示お願いします。

Attachments:

1. b536b70c6c90f2b006ec5b18cc8bc3b5.pdf

[クライフ従業員]

takaharu様

以下に回答差し上げます。

> 　[Pullup or pulldown resistor]にて何かしらレベル設定が必要でしょうか。

データシート4.2.1 “RST/NMI and RSTDVCC/SBWTDIO Pins”にて、次の記載がございます。
“RSTDVCC/SBWTDIO also includes the SBWTDIO function and has a nonconfigurable pullup when
used as reset.”
RSTDVCCの内部プルアップはユーザーの設定不要、かつ常に有効となっております。

また、MSP430F5xxx User’s Guide “1.6 Connection of Unused Pins”より、次の記載がございます。
”47-kΩ pullup or internal pullup selected with 10-nF (2.2 nF) pulldown”
プルアップ抵抗の他、プルダウンキャパシタが必要でございます。

外部プルアップ抵抗に加え、キャパシタンスの追加もご検討いただければと存じます。

以上、ご確認のほど、よろしくお願いいたします。
クライフ

[takaharu参加者]

ご回答ありがとうございます。
>47-k? pullup or internal pullup selected with 10-nF (2.2 nF) pulldown
→上記回路の役割（意図）を教えてください。

[クライフ従業員]

takaharu様

大きな役割としてノイズ対策になります。
特にRST端子は書き込み機能との共用ピンになり、外付けにRCを取り付けることでノイズへの耐性を向上させています。

MSP430F5242の評価ボード(MSP-TS430RGC64C)でもRSTDVCC端子ではRCを取り付ける回路構成となっております。
下記 Hardware Tool Guideがございますので、こちらもご検討時の参考にしていただければ幸いです。

MSP430 Hardware Tools User’s Guide (Rev. AE)
P.113 Figure B-54. MSP-TS430RGC64C Target Socket Module, Schematic

クライフ

[投稿者]

投稿