ホーム フォーラム Texas Instruments クロック LMK04828B入出力CLK同期について

このトピックには12件の返信が含まれ、2人の参加者がいます。5 年、 6 ヶ月前 Kawai さんが最後の更新を行いました。

13件の投稿を表示中 - 1 - 13件目 (全13件中)
  • 投稿者
    投稿
  • #6108 返信

    MKT
    参加者

    LMK04828B入出力CLK同期について

    デバイス型番:LMK04828B

    お世話になっております。

    TI社製LMK04828Bについて、同評価ボードLMK04828BEVMにて
    CLK入力をCLKin0より入力しておりますが、
    出力と同期しておりません。

    同期をさせる何か設定等ありますでしょうか?

    また、CLKin_SEL0、CLKin_SEL1はフローティングで
    入力CLKの設定をTICS Proより設定しておりますが、
    問題ありませんでしょうか?

    #6125 返信

    Kawai
    従業員

    LMK04828Bの入出力が同期していないとのことですが、
    デバイスはLOCKしていますでしょうか?

    このデバイスを入力に正しくLOCKさせるためには、
    内部レジスタを適切に設定する必要がございます。

    評価ボードをお使いとのことですので、
    まずはUser’s Guideの手順に従って操作頂き、
    資料に記載されたクロックが得られるかご確認頂ければと存じます。

    LMK04828BEVM User’s Guide
    http://www.ti.com/lit/pdf/snau145

    以上、宜しくお願い致します。

    #6144 返信

    MKT
    参加者

    ご連絡ありがとうございます。

    現状、
    入力
    CLKin0 20MHzにて
    出力
    DCLK2 100MHz
    SDCLK3(SYSREF) 12.5MHz
    は確認しております。

    DCLK2 SDCLK3は同期しております。

    しかしながら、入出力が同期(LOCK)していない状況です。

    LOCKする設定、条件等ございますでしょうか?

    #6173 返信

    Kawai
    従業員

    LMK04282BEVMのPLL1/PLL2のそれぞれのLOCK Statusはどのような状態でしょうか?
    以下LEDでご確認をお願い致します。
    いずれもLOCKが外れている状態でしょうか?

    PLL1 : Status_LD1 (EVM上のLED D5)
    PLL2 : Status_LD2 (EVM上のLED D4)

    もし、外付けVCXOをご変更頂いていないのでしたら、
    PLLがLOCKできる分周関係にないことが考えられます。

    TICS-Proでの設定情報を確認させて頂きたいので、
    「File」→「Save」から “.tcs” ファイルを作成頂き、
    ファイルを添付頂けませんでしょうか?

    宜しくお願い致します。

     

    #6179 返信

    Kawai
    従業員

    REFIN=20MHzから、CLKOUT=100MHz, 12.5MHzを生成するのでしたら、
    一例として、外付けVCXOを122.88MHzから12.5MHzへご変更頂くと実現可能です。

    “TICS-Pro”の設定ファイル情報と
    “WEBENCH”でのシミュレーション結果 を添付致しますのでご参考ください。

    ・”LMK04028B_REFIN=20MHz_CLKOUT=100MHz_12.5MHz.txt”
    TICS-Proの設定ファイルです。
    拡張子を”.tcs”へ変更頂き、TICS-ProでLoad頂ければと思います。
    設定値は分周関係のみ合わせていますので、LoopFilter設計等は別途ご検討ください。

    ・”webench_design_5352910_34_643847886.pdf”
    WEBENCHのシミュレーション結果です。
    REFINが理想的な20MHzとしてのシミュレーションとなっています。

    *WEBENCHでのシミュレーションは各製品ページトップから
    少し下へスクロールしたところにある以下のBOXからアクセスが可能です。
    必要な周波数情報を入力頂き、「Open Design」を選択すると詳細設定画面へ移ります。
    (ご使用に当たっては、myTIへのご登録が必要となります)

    以上、宜しくお願い致します。

    #6183 返信

    MKT
    参加者

    ご連絡ありがとうございます。

    LD1,LD2とも点灯はしておらず、LOCKが外れていると考えます。

    外付けVCXOは変更しておりません。
    設定を添付させていただきますので、ご確認の程、よろしくお願い致します。

    また、現状の設定は入力の関係で20MHzですが、LMK04828Bを使用し、
    別基板を製作しております。そちらでも、同様の現象が起こっております。
    (入力100MHz,外付けVCXOは100MHz)
    そちらの設定ファイルも添付いたします。
    ※添付ファイルは拡張子を.tcsから.txtに添付の関係で強制的に変更しております。
     ご確認していただく際は.tcsに戻していただけると幸いです。

    また、追加のご質問で大変恐縮ではありますが、ご確認の程、よろしくお願い致します。

    代表値として、アドレス0x106へデータ0xF1をライトしましたが、
    ライト完了後すぐにリードした所0x01がリードされました。
    少し時間を空けた後、再度リードすると0xF1がリードされた。
    一部レジスタは他のレジスタを設定後でないと有効にならない仕様があるのでしょうか?

    お手数をお掛け致しますが、ご確認の程、よろしくお願いいたします。
    また、追加のご連絡ありがとうございます。
    上記内容も試してみます。

    #6197 返信

    Kawai
    従業員

    LMK04828B-EVM(評価ボード)がないため、同じ周波数での検証はできませんでしたが、
    LMK04826B-EVMにてレジスタ初期値で122.88MHzを入力したところ、
    D4とD5が点灯し、PLL1/PLL2共にLOCKし、入出力波形は同期しておりました。
    (入出力波形が流れないことを確認)

    LMK04828Bの評価ボードをご使用と思いますが、
    まずは、お客様の環境でEVM User’s Guideの手順同様に、
    レジスタ初期値を使用し、122.88MHzをCLKINへ入力し、動作をご確認頂けますようお願い致します。

    尚、データシート(SNAS605AR)P.10.2.2 に従い、適切な入力処理をお願い致します。

    もし、簡易的な試験を実施のため、CLKIN+にのみ信号を入力している場合、
    CLKIN-に50Ω終端キャップを試しにつけて頂ければと思います。

    以上、宜しくお願い致します。

    #6210 返信

    MKT
    参加者

    ご連絡ありがとうございます。
    取り急ぎ、デフォルト(122.88MHz)にて確認したところ、ロックを確認いたしました。

    また、送付頂きました設定ファイルを試しましたが、ロックは確認できませんでした。
    外付けVCXOを122.88MHzから12.5MHzへ変更との事ですが、これは、物理的にVCXOを
    部品変更すると言うことでしょうか?それともTICS-Proの設定を変更するだけでよろしいのでしょうか?

    LMK04828B-EVM(評価ボード)の外付けループフィルターは122.88MHzでロックする乗数になっていると認識して
    よろしいでしょうか?

    また、追記でお願いしたレジスタのリードについてもご確認の程、よろしくお願い致します。

    #6213 返信

    Kawai
    従業員

    ご確認ありがとうございます。
    正しく設計されればLOCKできることがご確認頂けたかと存じます。

    -------------------------------
    【ご質問】
    また、送付頂きました設定ファイルを試しましたが、ロックは確認できませんでした。
    外付けVCXOを122.88MHzから12.5MHzへ変更との事ですが、これは、物理的にVCXOを
    部品変更すると言うことでしょうか?それともTICS-Proの設定を変更するだけでよろしいのでしょうか?

    【回答】
    評価ボード上のVCXOをそのままお使いなのでしたらLOCKのしようがありません。

    122.88MHzのVCXOは122.88MHz ± xx ppmの範囲でしか制御できませんので、
    適切なVCXOに置き換えなければ、LOCKすることができません。

    TICS-ProのExternal VCXOの値を変更しても、VCXOの周波数はその値には変わりません。
    実機上では12.5MHz / (R_Divider)の周波数 と 122.88MHz / (N_divider) の周波数を
    位相比較しようとしていることになり、位相比較周波数が一致しないため、LOCKできません。

    -------------------------------
    【ご質問】
    LMK04828B-EVM(評価ボード)の外付けループフィルターは
    122.88MHzでロックする乗数になっていると認識してよろしいでしょうか?

    【回答】
    適切でない可能性もありますので、
    使用する周波数設計に合わせて、WEBENCHでのご確認をお願い致します。

    Loop Filterの応答特性にピーキングがないこと、
    つまり、PLLの位相余裕が70°以上あることが理想です。

    -------------------------------
    【ご質問】
    代表値として、アドレス0x106へデータ0xF1をライトしましたが、
    ライト完了後すぐにリードした所0x01がリードされました。
    少し時間を空けた後、再度リードすると0xF1がリードされた。
    一部レジスタは他のレジスタを設定後でないと有効にならない仕様があるのでしょうか?

    【回答】
    こちらに関しまして確認致しますので、
    恐れ入りますが、お時間を頂けます様お願い致します。

    -------------------------------

    以上、宜しくお願い致します。

    • この返信は5 年、 6 ヶ月前に  Kawai さんが編集しました。
    #6235 返信

    Kawai
    従業員

    >代表値として、アドレス0x106へデータ0xF1をライトしましたが、
    >ライト完了後すぐにリードした所0x01がリードされました。
    >少し時間を空けた後、再度リードすると0xF1がリードされた。

    恐れ入りますが、本件の調査にあたり、以下についてお教え頂けますでしょうか?

    1). 本事象は、TI社のEVB(評価ボード)とGUI(TICS-Pro)をご使用時に確認できた症状でしょうか?

    2). TICS-Proをご使用の場合、初期状態では、Readbackができませんが、
    ツール上でのReadback設定は正しくできておりますでしょうか?

    3). 正しい値がReadできるクライテリアは、2度Readすることでしょうか?
    それとも、時間を空けることが重要でしょうか?
    値をWrite後、時間をあければ、初回ReadでWriteした値が読めますか?

    4). 本事象の再現性はどの程度ありますでしょうか?

    5). 特定のレジスタアドレスでのみ発生するのでしょうか?

    以上、宜しくお願い致します。

    #6243 返信

    Kawai
    従業員

    【ご質問】
    代表値として、アドレス0x106へデータ0xF1をライトしましたが、
    ライト完了後すぐにリードした所0x01がリードされました。
    少し時間を空けた後、再度リードすると0xF1がリードされた。
    一部レジスタは他のレジスタを設定後でないと有効にならない仕様があるのでしょうか?

    【回答】
    TICS-Proを使用して実機確認を行いましたが、そのような症状は確認できませんでした。

    R0x106に対し、以下を繰り返しましたが、
    誤った値が返ってくることはなく、書き込んだ値がReadできました。

    Write 0xF1
    Read
    Write 0x79
    Read
    Write 0xF1
    Read
    Write 0x79
    Read

    以上、宜しくお願い致します。

    #6251 返信

    MKT
    参加者

    ご連絡ありがとうございます。

    取り急ぎ、VCXOとフィルター乗数を変更したところ、
    入出力のLOCKは確認できました。
    色々とご教授して頂きありがとうございます。

    ご質問に関して下記に回答いたします。

    1). 本事象は、TI社のEVB(評価ボード)とGUI(TICS-Pro)をご使用時に確認できた症状でしょうか?
      >いいえ、別途基板を製作し、そちらでの症状です。

    2). TICS-Proをご使用の場合、初期状態では、Readbackができませんが、
      ツール上でのReadback設定は正しくできておりますでしょうか?
      >Readback設定とはTICS-Pro上どこになるのでしょうか? 
       ”Raw Registers”内のREADになるのでしょうか?
      
    3). 正しい値がReadできるクライテリアは、2度Readすることでしょうか?
    それとも、時間を空けることが重要でしょうか?
    値をWrite後、時間をあければ、初回ReadでWriteした値が読めますか?

     >正しい値がReadできるクライテリアは、
      ①2度Readすること
      ②時間を空けること
      ①②どちらでもない。
       全てのレジスタを設定している中で、何処かのレジスタが設定された段階で
       値が反映されているのではと考えている。

    お手数をお掛けいたしますが、ご確認の程、よろしくお願い致します。

    #6264 返信

    Kawai
    従業員

    -------------------------------

    >1). 本事象は、TI社のEVB(評価ボード)とGUI(TICS-Pro)をご使用時に確認できた症状でしょうか?
    >  >いいえ、別途基板を製作し、そちらでの症状です。

    【回答】
    TI社評価ボードにて動作をご確認頂くことは可能でしょうか?
    弊社では、ご指摘の症状が確認できておりません。

    -------------------------------

    >2). TICS-Proをご使用の場合、初期状態では、Readbackができませんが、
    >  ツール上でのReadback設定は正しくできておりますでしょうか?
    >  >Readback設定とはTICS-Pro上どこになるのでしょうか?
    >   ”Raw Registers”内のREADになるのでしょうか?

    【回答】
    レジスタのReadは、Raw Registersタブ内にて
    「Read」または「Read All」から実施しますが、
    SPIの設定をUSB2ANYの設定に合わせるため、4-wire SPI modeへの変更が必要です。

    “LMK04828B/LMK04826B-EVMでの操作例” となりますが、下記設定により、
    3-wire SPI のDisable と PLL2_LD端子をMISO(SPI Readback)として
    切り替えることで、TICS-ProのRaw Register タブ上でのReadができるようになります。

    R0x0[4] = “1”     //Disable SPI 3-wire mode
    R0x16E = “0011 1011”     //PLL2_LD_MUX=SPI_Readback, PLL2_LD_TYPE=Output(push-pull)

    *この設定適用により、PLL2_LD端子機能を変更しておりますので、
    Readbackを有効にすると、PLL2のLock StatusがLED D4で確認できなくなります。

    -------------------------------

    (3) >正しい値がReadできるクライテリアは、
    ①2度Readすること
    ②時間を空けること
    ①②どちらでもない。
    全てのレジスタを設定している中で、何処かのレジスタが設定された段階で
    値が反映されているのではと考えている。

    【回答】
    弊社では、ご指摘の症状が確認できておりません。

    アドレス0x106 以外に本症状が確認できたレジスタがあるのでしたら、
    調査致しますがメーカーからもそのような問題情報はございませんでした。

    -------------------------------

    以上、宜しくお願い致します。

     

    • この返信は5 年、 6 ヶ月前に  Kawai さんが編集しました。
13件の投稿を表示中 - 1 - 13件目 (全13件中)